7月3日，术实商用据海外行业资讯，现全韩国无晶圆半导体企业帕内西亚（Panmnesia）（CEO郑明秀）正式宣布完成下一代CXL内存扩展技术的链路落地实用化验证。该公司于6月29日在美国罗利举行的术实商用ISCA 2026行业分论坛上，公开披露了其自研硅基CXL控制器及PBR（基于端口路由）交换芯片的现全关键性能数据。与此同时，链路落地超大规模云厂商Meta（META.US）也同步公布了其自研CXL芯片在数据中心规模化部署的术实商用实测成果。

技术突破：PBR架构重塑网络灵活性

帕内西亚指出，现全经过深度优化的链路落地CXL控制器与PBR交换芯片，能够在保持极低内存访问延迟的术实商用前提下，支持扩展至数十台服务器集群。现全

• 架构优势：PBR路由架构相比传统HBR方案，链路落地显著提升了网络灵活性。术实商用
• 拓扑能力：可构建全互联Fabric网络，现全完美契合大型AI数据中心对高带宽、链路落地低延迟互联的严苛需求。

实测数据：Meta验证降本增效成果

根据Meta发布的实测数据，应用CXL内存扩展方案后，数据中心在AI推理场景下取得了显著的性能与成本优化：

• 服务器数量削减：分布式AI推理所需服务器数量最高减少25%。
• 延迟大幅降低：分布式缓存平均响应延迟降低29%。
• 综合效益：实现了硬件成本下降与算力性能提升的双重目标。

行业意义：CXL生态成熟的关键里程碑

上述两项研究成果在经过行业与学界为期6个月的严格同行评审后，于ISCA 2026联合发布。帕内西亚CEO郑明秀强调，这两组数据共同证明了CXL技术已在以下全链路环节具备稳定商用能力：

1. IP设计
2. 芯片流片
3. 路由方案
4. 系统适配
5. 集群部署

这一进展标志着CXL产业生态已趋于成熟，成为应对AI时代内存需求爆发的关键基础设施里程碑。