游客发表
距离首次提出“韬(τ)定律”仅一个多月,韬定律华为董事、华为何庭半导体业务部总裁何庭波进一步细化了以时间常数τ为核心的波发布V版论后摩尔时代全新缩放理论体系。
7月3日,文补中国科学院科技论文预发布平台ChinaXiv最新公示了何庭波发布的齐工清晰《面向多层级电子系统的时间缩微理论》(业内通称“韬定律”)V2版本。相较于5月25日发布的程实V1版本,新版论文在原有理论框架基础上,现路大幅补充了工程落地细节、径麒进步实测量化数据以及明确的麟昇路线产品演进路线。
在工程实践层面,演进V2版本重点引入了Logic Folding(逻辑折叠)技术中的韬定律Gear Ratio(齿比)概念。该概念定义为混合键合(Hybrid Bonding)连接间距与芯片顶层金属布线间距之间的华为何庭比例关系。
V2版论文新增了多代芯片的量产实测数据表,直观展示了麒麟2026、2027、2028和2029等新一代处理器的关键信息(主频、架构及研发状态)。
如果说V1版本回答了“为什么摩尔定律之后需要新的缩放理论”,那么V2版本则聚焦于“新的缩放理论应如何在未来落地”。
过去半个世纪,摩尔定律依赖“几何缩微”推动行业发展,但如今单纯尺寸缩小带来的红利枯竭,先进制程单颗设计成本突破十亿美元。
* 韬(τ)定律核心:芯片竞赛不再仅看“做得多小”,而是看信号“跑得多快”。
* 优化目标:将时间本身作为核心衡量指标。晶体管、电路、芯片、系统各层级均可定义专属特征时间常数τ,未来优化的核心目标是全局τ的缩减。
V2版本更像一本“设计说明书”,增加了逻辑折叠、混合键合、统一总线、Hi-ONE光互连等关键技术的路示意图、工程参数和约束条件,证明其具备量产可行性。
功耗表现:工作电压从1.1V降至0.9V,实现41%的功耗下降和5.6%的功率密度下降。
当前局限与未来演进:
V2论文的另一大亮点,是完整阐述了τ定律如何从单颗芯片扩展至整个AI计算系统。随着AI集群规模扩大,瓶颈已从单芯片算力转向数据传输效率。
何庭波指出,当前AI的能耗和成本主要由数据决定,而非计算本身:
* 超过80%的系统能耗来自数据搬运。
* 超过70%的系统成本用于数据存储。
* 结论:缩短数据在芯片、机柜及封装内部的传输时间,其重要性等同于缩短计算时间。
V2论文通过示意图明确了三项技术在系统中的分工与协同:
| 技术名称 | 核心功能 | 解决痛点 |
|---|---|---|
| Unified Bus | 统一不同计算节点间的数据传输协议 | 减少PCIe、NVLink、以太网等多协议转换带来的额外时延 |
| Hi-ONE | 利用近封装光互连替代高速铜线 | 实现更高带宽、更低功耗的数据传输 |
| 3D Folding | 将HBM、高速I/O及供电资源从芯片边缘扩展至整个芯片表面 | 提升系统整体集成度和通信效率 |
V2版论文不仅提供了理论支撑,更通过详实的工程参数、实测数据和清晰的路线图,展示了华为在后摩尔时代的技术路径。通过逻辑折叠、3D Folding、统一总线和光互连技术的协同演进,华为旨在突破传统工艺限制,实现AI硬件集成度的指数级提升。
免责声明:本文内容与数据仅供参考,不构成投资建议,使用前请核实。据此操作,风险自担。
随机阅读
热门排行
友情链接